EE人蔘

佈線（Layout）是PCB設 計工程師最基本的工作技能之一。走線的好壞將直接影響到整個系統的性能，

大多數高速的設計理論也要最終經過Layout得以實現並驗證，由此可見，佈線在 高速PCB設計中是至關重要的。下面將針對實際佈線中可能遇到的一些情況，分析其合理性，並給出一些比較優化的走線策略。主要從直角走線，差分走線，蛇形 線等三個方面來闡述。

1． 直角走線
直角走線一般是PCB佈線中要求儘量避免的情況，也幾乎成為衡量佈線好壞的標準之一，那麼直角走線究竟會對信號傳輸產生多大的影響呢？從原理上說，直角走線會使傳輸線的線寬發生變化，造成阻抗的不連續。其實不光是直角走線，頓角，銳角走線都可能會造成阻抗變化的情況。
　　
直角走線的對信號的影響就是主要體現在三個方面：一是拐角可以等效為傳輸線上的容性負載，減緩上升時間；二是阻抗不連續會造成信號的反射；三是直角尖端產生的EMI。
　　
傳輸線的直角帶來的寄生電容可以由下面這個經驗公式來計算：
　　C=61W(Er)1/2/Z0

在上式中，C就是指拐角的等效電容（單位：pF），W指走線的寬度（單位：inch），εr指介質的介電常數，Z0就是傳輸線的特徵阻抗。舉個例子，對 於一個4Mils的50歐姆傳輸線（εr為4.3）來說，一個直角帶來的電容量大概為0.0101pF，進而可以估算由此引起的上升時間變化量：
　
   　T10-90%=2.2*C*Z0/2 = 2.2*0.0101*50/2 = 0.556ps
通過計算可以看出，直角走線帶來的電容效應是極其微小的。
　　
由於直角走線的線寬增加，該處的阻抗將減小，於是會產生一定的信號反射現象，我們可以根據傳輸線章節中提到的阻抗計算公式來算出線寬增加後的等效阻抗， 然後根據經驗公式計算反射係數：ρ=(Zs-Z0)/(Zs+Z0)，一般直角走線導致的阻抗變化在7%-20%之間，因而反射係數最大為0.1左右。而 且，從下圖可以看到，在W/2線長的時間內傳輸線阻抗變化到最小，再經過W/2時間又恢復到正常的阻抗，整個發生阻抗變化的時間極短，往往在10ps之 內，這樣快而且微小的變化對一般的信號傳輸來說幾乎是可以忽略的。
　　
很多人對直角走線都有這樣的理解，認為尖端容易發射或接收電磁 波，產生EMI，這也成為許多人認為不能直角走線的理由之一。然而很多實際測試的結果顯示，直角走線並不會比直線產生很明顯的EMI。也許目前的儀器性 能，測試水準制約了測試的精確性，但至少說明了一個問題，直角走線的輻射已經小於儀器本身的測量誤差。
　　
總的說來，直角走線並不是 想像中的那麼可怕。至少在GHz以下的應用中，其產生的任何諸如電容，反射，EMI等效應在TDR測試中幾乎體現不出來，高速PCB設計工程師的重點還是 應該放在佈局，電源/地設計，走線設計，過孔等其他方面。當然，儘管直角走線帶來的影響不是很嚴重，但並不是說我們以後都可以走直角線，注意細節是每個優 秀工程師必備的基本素質，而且，隨著數位電路的飛速發展，PCB工程師處理的信號頻率也會不斷提高，到10GHz以上的RF設計領域，這些小小的直角都可 能成為高速問題的重點對象。
　　
　　
2． 差分走線
差分信號（Differential Signal）在高速電路設計中的應用越來越廣泛，電路中最關鍵的信號往往都要採用差分結構設計，什麼另它這麼倍受青睞呢？在PCB設計中又如何能保證其良好的性能呢？帶著這兩個問題，我們進行下一部分的討論。
　　
何為差分信號？通俗地說，就是驅動端發送兩個等值、反相的信號，接收端通過比較這兩個電壓的差值來判斷邏輯狀態“0”還是“1”。而承載差分信號的那一對走線就稱為差分走線。
　　
差分信號和普通的單端信號走線相比，最明顯的優勢體現在以下三個方面：
a.抗干擾能力強，因為兩根差分走線之間的耦合很好，當外界存在雜訊干擾時，幾乎是同時被耦合到兩條線上，而接收端關心的只是兩信號的差值，所以外界的共模雜訊可以被完全抵消。
b.能有效抑制EMI，同樣的道理，由於兩根信號的極性相反，他們對外輻射的電磁場可以相互抵消，耦合的越緊密，泄放到外界的電磁能量越少。
c.時序定位精確，由於差分信號的開關變化是位於兩個信號的交點，而不像普通單端信號依靠高低兩個閾值電壓判斷，因而受工藝，溫度的影響小，能降低時序 上的誤差，同時也更適合於低幅度信號的電路。目前流行的LVDS（low voltage differential signaling）就是指這種小振幅差分信號技術。
　　
對於PCB工程師來說，最關注的還是如何確保在實際走線中能完全發揮差分走 線的這些優勢。也許只要是接觸過Layout的人都會了解差分走線的一般要求，那就是“等長、等距”。等長是為了保證兩個差分信號時刻保持相反極性，減少 共模分量；等距則主要是為了保證兩者差分阻抗一致，減少反射。“儘量靠近原則”有時候也是差分走線的要求之一。但所有這些規則都不是用來生搬硬套的，不少 工程師似乎還不瞭解高速差分信號傳輸的本質。下面重點討論一下PCB差分信號設計中幾個常見的誤區。
　　
誤區一：認為差分信號不需要 地平面作為回流路徑，或者認為差分走線彼此為對方提供回流途徑。造成這種誤區的原因是被表面現象迷惑，或者對高速信號傳輸的機理認識還不夠深入。從圖 1-8-15的接收端的結構可以看到，電晶體Q3,Q4的發射極電流是等值，反向的，他們在接地處的電流正好相互抵消（I1=0），因而差分電路對於類似 地彈以及其它可能存在於電源和地平面上的噪音信號是不敏感的。地平面的部分回流抵消並不代表差分電路就不以參考平面作為信號返回路徑，其實在信號回流分析 上，差分走線和普通的單端走線的機理是一致的，即高頻信號總是沿著電感最小的回路進行回流，最大的區別在於差分線除了有對地的耦合之外，還存在相互之間的 耦合，哪一種耦合強，那一種就成為主要的回流通路，圖1-8-16是單端信號和差分信號的地磁場分佈示意圖。
　　
在PCB電路設計 中，一般差分走線之間的耦合較小，往往只占10~20%的耦合度，更多的還是對地的耦合，所以差分走線的主要回流路徑還是存在於地平面。當地平面發生不連 續的時候，無參考平面的區域，差分走線之間的耦合才會提供主要的回流通路，見圖1-8-17所示。儘管參考平面的不連續對差分走線的影響沒有對普通的單端 走線來的嚴重，但還是會降低差分信號的品質，增加EMI，要儘量避免。也有些設計人員認為，可以去掉差分走線下方的參考平面，以抑制差分傳輸中的部分共模 信號，但從理論上看這種做法是不可取的，阻抗如何控制？不給共模信號提供地阻抗回路，勢必會造成EMI輻射，這種做法弊大於利。
　　
誤區二：認為保持等間距比匹配線長更重要。在實際的PCB佈線中，往往不能同時滿足差分設計的要求。由於管腳分佈，過孔，以及走線空間等因素存在，必須通 過適當的繞線才能達到線長匹配的目的，但帶來的結果必然是差分對的部分區域無法平行，這時候我們該如何取捨呢？在下結論之前我們先看看下面一個模擬結果。
　　
從上面的模擬結果看來，方案1和方案2波形幾乎是重合的，也就是說，間距不等造成的影響是微乎其微的，相比較而言，線長不匹配對時序的影響要大得多（方 案3）。再從理論分析來看，間距不一致雖然會導致差分阻抗發生變化，但因為差分對之間的耦合本身就不顯著，所以阻抗變化範圍也是很小的，通常在10%以 內，只相當於一個過孔造成的反射，這對信號傳輸不會造成明顯的影響。而線長一旦不匹配，除了時序上會發生偏移，還給差分信號中引入了共模的成分，降低信號 的品質，增加了EMI。
　　
可以這麼說，PCB差分走線的設計中最重要的規則就是匹配線長，其它的規則都可以根據設計要求和實際應用進行靈活處理。
　　
誤區三：認為差分走線一定要靠的很近。讓差分走線靠近無非是為了增強他們的耦合，既可以提高對雜訊的免疫力，還能充分利用磁場的相反極性來抵消對外界的 電磁干擾。雖說這種做法在大多數情況下是非常有利的，但不是絕對的，如果能保證讓它們得到充分的遮罩，不受外界干擾，那麼我們也就不需要再讓通過彼此的強 耦合達到抗干擾和抑制EMI的目的了。如何才能保證差分走線具有良好的隔離和遮罩呢？增大與其它信號走線的間距是最基本的途徑之一，電磁場能量是隨著距離 呈平方關係遞減的，一般線間距超過4倍線寬時，它們之間的干擾就極其微弱了，基本可以忽略。此外，通過地平面的隔離也可以起到很好的遮罩作用，這種結構在 高頻的（10G以上）IC封裝PCB設計中經常會用採用，被稱為CPW結構，可以保證嚴格的差分阻抗控制（2Z0），如圖1-8-19。
　　
差分走線也可以走在不同的信號層中，但一般不建議這種走法，因為不同的層產生的諸如阻抗、過孔的差別會破壞差模傳輸的效果，引入共模雜訊。此外，如果相 鄰兩層耦合不夠緊密的話，會降低差分走線抵抗雜訊的能力，但如果能保持和周圍走線適當的間距，串擾就不是個問題。在一般頻率（GHz以下），EMI也不會 是很嚴重的問題，實驗表明，相距500Mils的差分走線，在3米之外的輻射能量衰減已經達到60dB，足以滿足FCC的電磁輻射標準，所以設計者根本不 用過分擔心差分線耦合不夠而造成電磁不相容問題。
　　
3． 蛇形線
蛇形線是Layout中經常使用的一類走線方式。其主 要目的就是為了調節延時，滿足系統時序設計要求。設計者首先要有這樣的認識：蛇形線會破壞信號品質，改變傳輸延時，佈線時要儘量避免使用。但實際設計中， 為了保證信號有足夠的保持時間，或者減小同組信號之間的時間偏移，往往不得不故意進行繞線。
　　
那麼，蛇形線對信號傳輸有什麼影響 呢？走線時要注意些什麼呢？其中最關鍵的兩個參數就是平行耦合長度（Lp）和耦合距離（S），如圖1-8-21所示。很明顯，信號在蛇形走線上傳輸時，相 互平行的線段之間會發生耦合，呈差模形式，S越小，Lp越大，則耦合程度也越大。可能會導致傳輸延時減小，以及由於串擾而大大降低信號的品質，其機理可以 參考第三章對共模和差模串擾的分析。
　　
下面是給Layout工程師處理蛇形線時的幾點建議：
1． 儘量增加平行線段的距離（S），至少大於3H，H指信號走線到參考平面的距離。通俗的說就是繞大彎走線，只要S足夠大，就幾乎能完全避免相互的耦合效應。
2． 減小耦合長度Lp，當兩倍的Lp延時接近或超過信號上升時間時，產生的串擾將達到飽和。
3． 帶狀線（Strip-Line）或者埋式微帶線（Embedded Micro-strip）的蛇形線引起的信號傳輸延時小於微帶走線（Micro-strip）。理論上，帶狀線不會因為差模串擾影響傳輸速率。
4． 高速以及對時序要求較為嚴格的信號線，儘量不要走蛇形線，尤其不能在小範圍內蜿蜒走線。
5． 可以經常採用任意角度的蛇形走線，如圖1-8-20中的C結構，能有效的減少相互間的耦合。
6． 高速PCB設計中，蛇形線沒有所謂濾波或抗干擾的能力，只可能降低信號品質，所以只作時序匹配之用而無其它目的。
7． 有時可以考慮螺旋走線的方式進行繞線，模擬表明，其效果要優於正常的蛇形走線。
　　
　　
1. 單面焊盤：
不要用填充塊來充當表面貼裝元件的焊盤，應該用單面焊盤，通常情況下單面焊盤不鑽孔，所以應將孔徑設置為0。
2. 過孔與焊盤：
過孔不要用焊盤代替，反之亦然。
3. 文字要求：
字元標注等應儘量避免上焊盤，尤其是表面貼裝元件的焊盤和在Bottem層上的焊盤，更不應印有字元和標注。如果實在空間太小放不了字元而需放在焊盤上 的，又無特殊聲明是否保留字元，我們在做板時將切除Bottem層上任何上焊盤的字元部分（不是整個字元切除）和切除TOP層上表貼元件焊盤上的字元部 分，以保證焊接的可靠性。大銅皮上印字元的，先噴錫後印字元，字元不作切削。板外字元一律做刪除處理。
4. 阻焊綠油要求：
A. 凡是按規範設計，元件的焊接點用焊盤來表示，這些焊盤（包括過孔）均會自動不上阻焊，但是若用填充塊當表貼焊盤或用線段當金手指插頭，而又不作特別處理，阻焊油將掩蓋這些焊盤和金手指，容易造成誤解性錯誤。
B. 電路板上除焊盤外，如果需要某些區域不上阻焊油墨（即特殊阻焊），應該在相應的圖層上（頂層的畫在Top Solder Mark層，底層的則畫在Bottom Solder Mask 層上）用實心圖形來表達不要上阻焊油墨的區域。比如要在Top層一大銅面上露出一個矩形區域上鉛錫，可以直接在Top Solder Mask層上畫出這個實心的矩形，而無須編輯一個單面焊盤來表達不上阻焊油墨。
C．對於有BGA的板，BGA焊盤旁的過孔焊盤在元件面均須蓋綠油。
5. 鋪銅區要求：
大面積鋪銅無論是做成網格或是鋪實銅，要求距離板邊大於0.5mm。對網格的無銅格點尺寸要求大於15mil×15mil，即網格參數設定視窗中Plane Settings中的
(Grid Size值)-(Track Width值)≥15mil，Track Width值≥10,如果網格無銅格點小於15mil×15mil在生產中容易造成線路板其它部位開路，此時應鋪實銅，設定:
(Grid Size值)-(Track Width值)≤-1mil。
6. 外形的表達方式:
外形加工圖應該在Mech1層繪製，如板內有異形孔、方槽、方孔等也畫在Mech1層上，最好在槽內寫上CUT字樣及尺寸，在繪製方孔、方槽等的輪廓線 時要考慮加工轉捩點及端點的圓弧，因為用數控銑床加工，銑刀的直徑一般為φ2.4mm，最小不小於φ1.2mm。如果不用1/4圓弧來表示轉捩點及端點圓 角，應該在Mech1層上用箭頭加以標注，同時請標注最終外形的公差範圍，如圖：
　　R1.2mm×4
　　
　　CUT
　　
　　CUT
　　
　　CUT
　　長 方
　　孔 孔
R 銑刀半徑
7. 焊盤上開長孔的表達方式：
應該將焊盤鑽孔孔徑設為長孔的寬度，並在Mech1層上畫出長孔的輪廓，注意兩頭是圓弧，考慮好安裝尺寸。
8. 金屬化孔與非金屬化孔的表達：
一般沒有作任何說明的通層（Multilayer）焊盤孔，都將做孔金屬化，如果不要做孔金屬化請用箭頭和文字標注在Mech1層上。對於板內的異形 孔、方槽、方孔等如果邊緣有銅箔包圍，請注明是否孔金屬化。常規下孔和焊盤一樣大或無焊盤的且又無電氣性能的孔視為非金屬化孔。
　　
　　plated
　　
　　No plated
　　
　　No plated
　　
　　
9. 元件腳是正方形時如何設置孔尺寸：
一般正方形插腳的邊長小於3mm時，可以用圓孔裝配，孔徑應設為稍大於（考慮動配合）正方形的對角線值，千萬不要大意設為邊長值，否則無法裝配。對較大的方形腳應在Mech1繪出方孔的輪廓線。
10. 當多塊不同的板繪在一個檔中，並希望分割交貨請在Mech1層為每塊板畫一個邊框，板間留100mil的間距。
11.鑽孔孔徑的設置與焊盤最小值的關係：
一般佈線的前期放置元件時就應考慮元件腳徑、焊盤直徑、過孔孔徑及過孔盤徑，以免布完線再修改帶來的不便。如果將元件的焊盤成品孔直徑設定為X mil，則焊盤直徑應設定為≥X+18mil。
　　D 焊盤銅箔
　　δ
　　基材
　　
　　
　　
　　X
　　孔 d 孔的剖面圖
　　X：設定的焊孔徑(我公司的工藝水準，最小值0.3mm)。
　　d：生產時鑽孔孔徑（一般等於X+6mil）
　　D：焊盤外徑
　　δ：（d-X）/2：孔金屬化孔壁厚度
　　過孔設置類似焊盤：一般過孔孔徑≥0.3mm，過孔盤設為≥X+16mil。
　　12.
　　
　　線寬
　　線距
　　焊盤與線間距
　　焊盤與焊盤間距
　　字元線寬
　　字元高度
　　
　　建議值
　　≥8mil
　　≥8mil
　　≥8mil
　　≥8mil
　　≥8mil
　　≥45mil
　　
　　極限值
　　5mil
　　5mil
　　5mil
　　5mil
　　6mil
　　35mil
　　
13．成品孔直徑（X）與電地隔離盤直徑（Y）關係：Y≥X+42mil，隔離頻寬12mil。
以上參數的下限值為工藝極限，為了更可靠請儘量略大於此值。
　　
　　
目前電子器材用於各類電子設備和系統仍然以印製電路板為主要裝配方式。實踐證明，即使電路原理圖設計正確，印製電路板設計不當，也會對電子設備的可靠性 產生不利影響。例如，如果印製板兩條細平行線靠得很近，則會形成信號波形的延遲，在傳輸線的終端形成反射雜訊。因此，在設計印製電路板的時候，應注意採用 正確的方法。

地線設計
　　
在電子設備中，接地是控制干擾的重要方法。如能將接地和遮罩正確結合起來使用，可解決大部分干擾問題。電子設備中地線結構大致有系統地、機殼地（遮罩地）、數位地（邏輯地）和類比地等。在地線設計中應注意以下幾點：
　　
1.正確選擇單點接地與多點接地
在低頻電路中，信號的工作頻率小於1MHz，它的佈線和器件間的電感影響較小，而接地電路形成的環流對干擾影響較大，因而應採用一點接地。當信號工 作頻率大於10MHz時，地線阻抗變得很大，此時應儘量降低地線阻抗，應採用就近多點接地。當工作頻率在1～10MHz時，如果採用一點接地，其地線長度 不應超過波長的1/20，否則應採用多點接地法。
　　
2.將數位電路與類比電路分開
電路板上既有高速邏輯電路，又有線性電路，應使它們儘量分開，而兩者的地線不要相混，分別與電源端地線相連。要儘量加大線性電路的接地面積。
　　
3.儘量加粗接地線
若接地線很細，接地電位則隨電流的變化而變化，致使電子設備的定時信號電平不穩，抗雜訊性能變壞。因此應將接地線儘量加粗，使它能通過三位於印製電路板的允許電流。如有可能，接地線的寬度應大於3mm。
　　
4.將接地線構成閉環路
設計只由數位電路組成的印製電路板的地線系統時，將接地線做成閉環路可以明顯的提高抗雜訊能力。其原因在於：印製電路板上有很多積體電路元件，尤其遇有耗 電多的元件時，因受接地線粗細的限制，會在地結上產生較大的電位差，引起抗雜訊能力下降，若將接地結構成環路，則會縮小電位差值，提高電子設備的抗雜訊能 力。
　　
　　
PROTEL技術大全
1.原理圖常見錯誤：
（1）ERC報告管腳沒有接入信號：
a. 創建封裝時給管腳定義了I/O屬性；
b.創建元件或放置元件時修改了不一致的grid屬性，管腳與線沒有連上；
c. 創建元件時pin方向反向，必須非pin name端連線。
（2）元件跑到圖紙界外：沒有在元件庫圖表紙中心創建元件。
（3）創建的工程檔網路表只能部分調入pcb：生成netlist時沒有選擇為global。
（4）當使用自己創建的多部分組成的元件時，千萬不要使用annotate.
2.PCB中常見錯誤：
（1）網路載入時報告NODE沒有找到：
　　 a. 原理圖中的元件使用了pcb庫中沒有的封裝；
　　 b. 原理圖中的元件使用了pcb庫中名稱不一致的封裝；
　　 c. 原理圖中的元件使用了pcb庫中pin number不一致的封裝。如三極管：sch中pin number 為e,b,c, 而pcb中為1，2，3。
（2）列印時總是不能列印到一頁紙上：
　　 a. 創建pcb庫時沒有在原點；
　　 b. 多次移動和旋轉了元件，pcb板界外有隱藏的字元。選擇顯示所有隱藏的字元， 縮小pcb, 然後移動字元到邊界內。
（3）DRC報告網路被分成幾個部分：
　　表示這個網路沒有連通，看報告檔，使用選擇CONNECTED COPPER查找。
　　另外提醒朋友儘量使用WIN2000, 減少藍屏的機會；多幾次匯出檔，做成新的DDB檔，減少檔尺寸和PROTEL僵死的機會。如果作較複雜得設計，儘量不要使用自動佈線。
　　
 在PCB設計中，佈線是完成產品設計的重要步驟，可以說前面的準備工作都是為它而做的， 在整個PCB中，以佈線的設計過程限定最高，技巧最細、工作量最大。PCB佈線有單面佈線、 雙面佈線及多層佈線。佈線的方式也有兩種：自動佈線及互動式佈線，在自動佈線之前， 可以用互動式預先對要求比較嚴格的線進行佈線，輸入端與輸出端的邊線應避免相鄰平行， 以免產生反射干擾。必要時應加地線隔離，兩相鄰層的佈線要互相垂直，平行容易產生寄生耦合。
自動佈線的布通率，依賴於良好的佈局，佈線規則可 以預先設定， 包括走線的彎曲次數、導通孔的數目、步進的數目等。一般先進行探索式布經線，快速地把短線連通， 然後進行迷宮式佈線，先把要布的連線進行全域的佈線路徑優化，它可以根據需要斷開已布的線。 並試著重新再佈線，以改進總體效果。
對目前高密度的PCB設計已感覺到貫通孔不太適應了， 它浪費了許多寶貴的佈線通道，為解決這一矛盾，出現了盲孔和埋孔技術，它不僅完成了導通孔的作用， 還省出許多佈線通道使佈線過程完成得更加方便，更加流暢，更為完善，PCB 板的設計過程是一個複雜而又簡單的過程，要想很好地掌握它，還需廣大電子工程設計人員去自已體會， 才能得到其中的真諦。
　　
1 電源、地線的處理
　　
既使在整個PCB板中的佈線完成得都很好，但由於電源、 地線的考慮不周到而引起的干擾，會使產品的性能下降，有時甚至影響到產品的成功率。所以對電、 地線的佈線要認真對待，把電、地線所產生的噪音干擾降到最低限度，以保證產品的品質。
　　
  對每個從事電子產品設計的工程人員來說都明白地線與電源線之間噪音所產生的原因， 現只對降低式抑制噪音作以表述：
　　
眾所周知的是在電源、地線之間加上去耦電容。
儘量加寬電源、地線寬度，最好是地線比電源線寬，它們的關係是：地線＞電源線＞信號線，通常信號線寬為：0.2～0.3mm,最經細寬度可達0.05～0.07mm,電源線為1.2～2.5 mm
對數位電路的PCB可用寬的地導線組成一個回路, 即構成一個地網來使用(類比電路的地不能這樣使用)
用大面積銅層作地線用,在印製板上把沒被用上的地方都與地相連接作為地線用。或是做成多層板，電源，地線各佔用一層。
2 數位電路與類比電路的共地處理
　　
現在有許多PCB不再是單一功能電路（數位或類比電路），而是由數位電路和類比電路混合構成的。因此在佈線時就需要考慮它們之間互相干擾問題，特別是地線上的噪音干擾。
　　
數位電路的頻率高，類比電路的敏感度強，對信號線來說，高頻的信號線盡可能遠離敏感的類比電路器件，對地線來說，整人PCB對外界只有一個結點，所以必須 在PCB內部進行處理數、模共地的問題，而在板內部數位地和類比地實際上是分開的它們之間互不相連，只是在PCB與外界連接的介面處（如插頭等）。數位地 與類比地有一點短接，請注意，只有一個連接點。也有在PCB上不共地的，這由系統設計來決定。
　　
3 信號線布在電（地）層上
　　
在多層印製板佈線時，由於在信號線層沒有布完的線剩下已經不多，再多加層數就會造成浪費也會給生產增加一定的工作量，成本也相應增加了，為解決這個矛盾，可以考慮在電（地）層上進行佈線。首先應考慮用電源層，其次才是地層。因為最好是保留地層的完整性。
　　
4 大面積導體中連接腿的處理
　　
在大面積的接地（電）中，常用元器件的腿與其連接，對連接腿的處理需要進行綜合的考慮，就電氣性能而言，元件腿的焊盤與銅面滿接為好，但對元件的焊接裝配 就存在一些不良隱患如：①焊接需要大功率加熱器。②容易造成虛焊點。所以兼顧電氣性能與工藝需要，做成十字花焊盤，稱之為熱隔離（heat shield）俗稱熱焊盤（Thermal），這樣，可使在焊接時因截面過分散熱而產生虛焊點的可能性大大減少。多層板的接電（地）層腿的處理相同。
　　
5 佈線中網路系統的作用
　　
在許多CAD系統中，佈線是依據網路系統決定的。網格過密，通路雖然有所增加，但步進太小，圖場的資料量過大，這必然對設備的存貯空間有更高的要求，同時 也物件電腦類電子產品的運算速度有極大的影響。而有些通路是無效的，如被元件腿的焊盤佔用的或被安裝孔、定們孔所佔用的等。網格過疏，通路太少對布通率 的影響極大。所以要有一個疏密合理的網格系統來支援佈線的進行。
　　
標準元器件兩腿之間的距離為0.1英寸(2.54mm),所以網格系統的基礎一般就定為0.1英寸(2.54 mm)或小於0.1英寸的整倍數，如：0.05英寸、0.025英寸、0.02英寸等。
　　
6 設計規則檢查（DRC）
　　
佈線設計完成後，需認真檢查佈線設計是否符合設計者所制定的規則，同時也需確認所制定的規則是否符合印製板生產工藝的需求，一般檢查有如下幾個方面：
　　
線與線，線與元件焊盤，線與貫通孔，元件焊盤與貫通孔，貫通孔與貫通孔之間的距離是否合理，是否滿足生產要求。
電源線和地線的寬度是否合適，電源與地線之間是否緊耦合（低的波阻抗）？在PCB中是否還有能讓地線加寬的地方。
對於關鍵的信號線是否採取了最佳措施，如長度最短，加保護線，輸入線及輸出線被明顯地分開。
類比電路和數位電路部分，是否有各自獨立的地線。
後加在PCB中的圖形（如圖示、注標）是否會造成信號短路。
對一些不理想的線形進行修改。
在PCB上是否加有工藝線？阻焊是否符合生產工藝的要求，阻焊尺寸是否合適，字元標誌是否壓在器件焊盤上，以免影響電裝品質。
多層板中的電源地層的外框邊緣是否縮小，如電源地層的銅箔露出板外容易造成短路。概述
本文檔的目的在於說明使用PADS的印製板設計軟體PowerPCB進行印製板設計的流程和一些注意事項，為一個工作組的設計人員提供設計規範，方便設計人員之間進行交流和相互檢查。
　　
　　
一 板的佈局
1、印製線路板上的元器件放置的通常順序
放置與結構有緊密配合的固定位置的元器件，如電源插座、指示燈、開關、連接件之類，這些器件放置好後用軟體的LOCK功能將其鎖定，使之以後不會被誤移動；
　　　　放置線路上的特殊元件和大的元器件，如發熱元件、變壓器、IC等。
　　2、放置小器件
　　　　元器件離板邊緣的距離：可能的話所有的元器件均放置在離板的邊緣3mm以內或至少大於板厚，這是由於在大批量生產的流水線外掛程式和進行波峰焊時，要提供給導軌槽使用，同時也為了防止由於外形加工引起邊緣部分的缺損，如果印製線路板上元器件過多，不得已要超出3mm範圍時，可以在板的邊緣加上3mm的輔邊，輔邊開V形槽，在生產時用手掰斷即可。
　 　高低壓之間的隔離：在許多印製線路板上同時有高壓電路和低壓電路，高壓電路部分的元器件與低壓部分要分隔開放置，隔離距離與要承受的耐壓有關，通常情況 下在2000kV時板上要距離2mm，在此之上以比例算還要加大，例如若要承受3000V的耐壓測試，則高低壓線路之間的距離應在3.5mm以上，許多情 況下為避免爬電，還在印製線路板上的高低壓之間開槽。
　　二、印製線路板的走線：
　　　　印製導線的佈設應盡可能的短，在高頻回路中更應 如此；印製導線的拐彎應成圓角，而直角或尖角在高頻電路和佈線密度高的情況下會影響電氣性能；當兩面板佈線時，兩面的導線宜相互垂直、斜交、或彎曲走線， 避免相互平行，以減小寄生耦合　　作為電路的輸入及輸出用的印製導線應儘量避免相鄰平行，以免發生回授，在這些導線之間最好加接地線。
　　印制導 線的寬度：導線寬度應以能滿足電氣性能要求而又便於生產為宜，它的最小值以承受的電流大小而定，但最小不宜小於0.2mm，在高密度、高精度的印製線路 中，導線寬度和間距一般可取0.3mm；導線寬度在大電流情況下還要考慮其溫升，單面板實驗表明，當銅箔厚度為50μm、導線寬度1～1.5mm、通過電 流2A時，溫升很小，因此，一般選用1～1.5mm寬度導線就可能滿足設計要求而不致引起溫升；印製導線的公共地線應盡可能地粗，可能的話，使用大於 2～3mm的線條，這點在帶有微處理器的電路中尤為重要，因為當地線過細時，由於流過的電流的變化，地電位變動，微處理器定時信號的電平不穩，會使雜訊容 限劣化；在DIP封裝的IC腳間走線，可應用10－10與12－12原則，即當兩腳間通過2根線時，焊盤直徑可設為50mil、線寬與線距都為 10mil，當兩腳間只通過1根線時，焊盤直徑可設為64mil、線寬與線距都為12mil。
　　
　　三、印製導線的間距
　　　 　 相鄰導線間距必須能滿足電氣安全要求，而且為了便於操作和生產，間距也應儘量寬些。最小間距至少要能適合承受的電壓。這個電壓一般包括工作電壓、附加波動 電壓以及其它原因引起的峰值電壓。如果有關技術條件允許導線之間存在某種程度的金屬殘粒，則其間距就會減小。因此設計者在考慮電壓時應把這種因素考慮進 去。在佈線密度較低時，信號線的間距可適當地加大，對高、低電平懸殊的信號線應盡可能地短且加大間距。
　　
　　四、印製導線的遮罩與接地
　 　　　 印製導線的公共地線，應儘量佈置在印製線路板的邊緣部分。在印製線路板上應盡可能多地保留銅箔做地線，這樣得到的遮罩效果，比一長條地線要好，傳輸線特性 和遮罩作用將得到改善，另外起到了減小分佈電容的作用。印製導線的公共地線最好形成環路或網狀，這是因為當在同一塊板上有許多積體電路，特別是有耗電多的 元件時，由於圖形上的限制產生了接地電位差，從而引起雜訊容限的降低，當做成回路時，接地電位差減小。另外，接地和電源的圖形盡可能要與資料的流動方向平 行，這是抑制雜訊能力增強的秘訣；多層印製線路板可採取其中若干層作遮罩層，電源層、地線層均可視為遮罩層，一般地線層和電源層設計在多層印製線路板的內 層，信號線設計在內層和外層。
　　　
　　
　　五、焊盤
　　　　焊盤的直徑和內孔尺寸：焊盤的內孔尺寸必須從元件引線直徑 和公差尺寸以及搪錫層厚度、孔徑公差、孔金屬化電鍍層厚度等方面考慮，焊盤的內孔一般不小於0.6mm，因為小於0.6mm的孔開模沖孔時不易加工，通常 情況下以金屬引腳直徑值加上0.2mm作為焊盤內孔直徑，如電阻的金屬引腳直徑為0.5mm時，其焊盤內孔直徑對應為0.7mm，焊盤直徑取決於內孔直 徑，如下表：
　　孔直徑
　　0.4
　　0.5
　　0.6
　　0.8
　　1.0
　　1.2
　　1.6
　　2.0
　　
　　焊盤直徑
　　1.5
　　1.5
　　2
　　2.5
　　3.0
　　3.5
　　4
　　
　　　　1．當焊盤直徑為1.5mm時，為了增加焊盤抗剝強度，可採用長不小於1.5mm，寬為1.5mm和長圓形焊盤，此種焊盤在積體電路引腳焊盤中最常見。
　　　　2．對於超出上表範圍的焊盤直徑可用下列公式選取：
　　
　　直徑小於0.4mm的孔：D／d＝0.5～3
　　
　　直徑大於2mm的孔：D／d＝1.5～2
　　
　　式中：（D－焊盤直徑，d－內孔直徑）
　　
六、有關焊盤的其它注意點
焊盤內孔邊緣到印製板邊的距離要大於1mm，這樣可以避免加工時導致焊盤缺損。
焊盤的開口：有些器件是在經過波峰焊後補焊的，但由於經過波峰焊後焊盤內孔被錫封住，使器件無法插下去，解決辦法是在印製板加工時對該焊盤開一小口，這樣波峰焊時內孔就不會被封住，而且也不會影響正常的焊接。
焊盤補淚滴：當與焊盤連接的走線較細時，要將焊盤與走線之間的連接設計成水滴狀，這樣的好處是焊盤不容易起皮，而是走線與焊盤不易斷開。
相鄰的焊盤要避免成銳角或大面積的銅箔，成銳角會造成波峰焊困難，而且有橋接的危險，大面積銅箔因散熱過快會導致不易焊接。
　　
七、大面積敷銅
印製線路板上的大面積敷銅常用於兩種作用，一種是散熱，一種用於遮罩來減小干擾，初學者設計印製線路板時常犯的一個錯誤是大面積敷銅上沒有開視窗，而由於 印製線路板板材的基板與銅箔間的粘合劑在浸焊或長時間受熱時，會產生揮發性氣體無法排除，熱量不易散發，以致產生銅箔膨脹，脫落現象。因此在使用大面積敷 銅時，應將其開視窗設計成網狀。
跨接線的使用：在單面的印製線路板設計中，有些線路無法連接時，常會用到跨接線，在初學者中，跨接線常是隨意的，有長有短，這會給生產上帶來不便。放置跨接線時，其種類越少越好，通常情況下只設6mm，8mm，10mm三種，超出此範圍的會給生產上帶來不便。